用CPLD实现的FIR滤波器
DOI: 10.3969/j.issn.1000-5013.2001.01.017
Keywords: CPLD, FIR数字滤波器, 窗函数, 乘法器, 串联加法器
Abstract:
介绍一种用在系统可编程逻辑器件 (CPL D)设计 FIR滤波器的方案 .该方案采用 L attice公司 isp L SI CPL D芯片,并利用窗函数法实现线性 FIR数字滤波器硬件电路的方法,从而提高了FIR数字滤波器的实时性 .设计一个十阶低通 FIR数字滤波器,并通过软件程序进行仿真验证和硬件实测 .结果表明,此电路工作正确可靠,实时性好,灵活性强,能满足设计要求
| [1] | 潘松. CPLD/FPGA在电子设计中的应用前景 [J]. 电子技术应用, 1999(7):4-7.doi:10.3969/j.issn.0258-7998.1999.07.002.
|
| [2] | 王世一. 数字信号处理 [M]. 北京:北京理工大学出版社, 1997.225-239, 248-258.
|
| [3] | 吴镇场. 数字信号处理的原理与实现 [M]. 南京:东南大学出版社, 1997.151-163.
|
| [4] | 彭启琮, 李玉柏, 管 庆. DSP与实时数字信号处理 [M]. 成都:电子科技大学出版社, 1995.114-124.
|
| [5] | 杨晖, 张凤言. 大规模可编程逻辑器件与数字系统设计 [M]. 北京:北京航空航天大学出版社, 1998.148-156.
|
Full-Text
