CMOS Implementation of an RF PLL Synthesizer for Use in RFID Systems
一种900MHz RFID读卡器中的高性能CMOS频率综合器

实现了一个应用于RFID系统的低功耗、低噪声的锁相环频率综合器.该频率综合器采用UMC 0.18μm CMOS工艺实现,输入时钟为13MHz,经测试验证输出频率为718～915MHz,相位噪声为-124dBc/1MHz,-101.13dBc/100kHz,频率分辨率为200kHz,功耗为54mW.