%0 Journal Article
%T EPCBC密码算法的FPGA优化实现研究<br>Research on FPGA optimal implementation of EPCBC Cipher
%A 李浪
%A 邹祎
%A 贺位位
%A 李仁发
%J 电子科技大学学报
%D 2015
%R 10.3969/j.issn.1001-0548.2015.01.016
%X 针对资源约束的智能卡加密需要小面积实现的问题,对EPCBC加密算法从硬件上实现面积优化进行了如下研究:1)相同运算只实现一次,主程序调用32次完成加密;2)对S盒变换和密钥变换使用同一寄存器,从而节省寄存器数量;3)把密文轮操作和密钥更新放在一个模块中。通过FPGA优化结果表明,EPCBC密码算法实现面积大幅度减小,优化率达到56%,同时加密运算性能也没有降低,从而为开发受资源约束的智能卡密码硬件提供可行方案。<br>
%K 面积优化
%K EPCBC加密算法
%K FPGA
%K Verilog HDL&lt
%K br&gt
%U http://manu50.magtech.com.cn/dzkjdx/CN/abstract/abstract1512.shtml