%0 Journal Article
%T 面向soc芯片的跨时钟域设计和验证
%A 罗莉
%A 何鸿君
%A 徐炜遐
%A 窦强？
%J 计算机科学
%D 2011
%X 随着高性能、低功耗芯片的发展，多时钟域和跨时钟域(clockdomaincrossing,cdc)设计越来越多，cdc设计和验证越来越重要。阐述了5种常用的同步器设计模板。验证方法提出了层次化的验证流程:结构化检查，基于断言的验证(assertion-basedverification,abv)，对关键模块进行形式化验证。ci)c设计应用于研发的一款65nm工艺soc芯片(最高主频1ghz,10个时钟域设计、多种工作模式)，该芯片已流片回来。经测试，芯片的功能正确，说明设计和验证方法是完备的。
%K 跨时钟域设计
%K 基于断言的验证
%K psi_属性说明语言
%K 符号模型检查
%K ltl线性时序逻辑
%U http://www.jsjkx.com/jsjkx/ch/reader/view_abstract.aspx?file_no=110967&flag=1