%0 Journal Article
%T VLSI电路中互连线的延迟及串扰的数值模拟
%A 阮刚
%A 肖夏
%A 宋任儒
%A ReinhardStreiter
%A ThomasOtto
%A ThomasGessner
%J 电子学报
%P 142-144
%D 2000
%X 用数值计算方法详细地模拟了VLSI电路中金属互连线的延迟及串扰.模拟结果表明:互连线宽W同互连线节距P之比W/P=0.5~0.6是获得最小时间延迟并满足串扰限制的最佳尺寸,模拟还给出了用铜代替铝金属线及用low-k电介质(εlow-k=0.5εSiO2)代替SiO2后,延迟及串扰的改善程度.
%K 大规模集成电路
%K 延迟
%K 串扰
%U http://www.ejournal.org.cn/CN/abstract/abstract5065.shtml