%0 Journal Article
%T 漂移区为线性掺杂的高压薄膜SOI器件的研制
%A 张盛东
%A 韩汝琦
%A Tommy
%A Lai
%A Johnny
%A Sin
%J 电子学报
%P 164-167
%D 2001
%X 给出了漂移区为线性掺杂的高压薄膜SOI器件的设计原理和方法.在Si膜厚度为0.15μm、隐埋氧化层厚度为2μm的SOI硅片上进行了LDMOS晶体管的制作.首次对薄膜SOI功率器件的击穿电压与线性掺杂漂移区的杂质浓度梯度的关系进行了实验研究.通过对漂移区掺杂剂量的优化,所制成的漂移区长度为50μm的LDMOS晶体管呈现了高达612V的击穿电压.
%K 薄膜SOI
%K 高压
%K LDMOS
%K 线性掺杂
%U http://www.ejournal.org.cn/CN/abstract/abstract1395.shtml