%0 Journal Article
%T 小面积低功耗掩膜ROMASIC设计
%A 崔嵬
%A 韩月秋
%A 陈禾
%A 李昀
%J 电子学报
%P 934-936
%D 2002
%X 本文介绍了一种利用0.6μm单硅双铝双阱CMOS工艺实现的4Kbit掩膜ROM专用集成电路设计(ASIC).ROM单元应用串行结构,整个芯片的面积为0.082mm2.在5伏电源下,功率延迟积为0.036PJ/bit,最大工作电流为1.2mA,最大静态漏电流为0.1μA.采用一种新颖的灵敏放大器有效地提高了ROM的访问速度,ROM的访问时间为36ns.
%K CMOS工艺
%K 只读存贮器(ROM)
%K 低功耗
%K 译码器
%K 灵敏放大器
%U http://www.ejournal.org.cn/CN/abstract/abstract4279.shtml