%0 Journal Article
%T 多通道高速HDLC处理器的设计与实现
%A 陆园琳
%A 乔庐峰
%A 王志功
%J 电子学报
%P 1630-1633
%D 2003
%X 本文详述了由一个具有分时处理能力的HDLC处理器对128逻辑通道数据进行高速、并行、实时处理的设计与实现过程,并讨论了其实现关键技术,给出了系统中关键结点的功能仿真波形图.
%K 高级数据链路控制规程
%K 通信协议
%K 时分复用
%K 现场可编程门阵列
%U http://www.ejournal.org.cn/CN/abstract/abstract3593.shtml