%0 Journal Article
%T 12.5Gb/s0.18μmCMOS时钟与数据恢复电路设计
%A 潘敏
%A 冯军
%A 杨婧
%A 杨林成
%J 电子学报
%P 1630-1635
%D 2014
%R 10.3969/j.issn.0372-2112.2014.08.027
%X 采用0.18μmCMOS工艺设计实现了一个12.5Gb/s半速率时钟数据恢复电路（CDR）以及1：2分接器，该CDR及分接器是串行器/解串器（SerDes）接收机中的关键模块，为接收机系统提供6.25GHz的时钟及经二分接后速率降半的6.25Gb/s数据.该电路包括Bang-bang型鉴频鉴相器（PFD）、四级环形压控振荡器（VCO）、V/I转换器、低通滤波器（LPF）、1：2分接器等模块，其中PFD采用一种新型半速率的数据采样时钟型结构，能提高工作速率达到12.5Gb/s.芯片测试结果显示，在1.8V的工作电压下，VCO中心频率在6.25GHz时，调谐范围约为1GHz；输入12Gb/s、长度为231-1的伪随机数据时，得到6GHz时钟的峰峰抖动为9.12ps，均方根（RMS）抖动为1.9ps；整个系统工作性能良好，二分接器输出数据眼图清晰，电路核心模块功耗为150mW，整体芯片面积0.476·0.538mm2.
%K 串行器/解串器（SerDes）
%K 时钟数据恢复电路（CDR）
%K 鉴频鉴相器（PFD）
%K 压控振荡器（VCO）
%U http://www.ejournal.org.cn/CN/abstract/abstract8114.shtml