%0 Journal Article %T 基于多因子CSE算法的AESS-盒电路优化设计 %A 曾纯 %A 吴宁 %A 张肖强 %A 周芳 %A 叶云飞 %J 电子学报 %P 1238-1243 %D 2014 %R 10.3969/j.issn.0372-2112.2014.06.032 %X 针对高级加密标准(AES)S-盒优化,提出了一种新的多因子公共项消除(CSE)优化算法.多因子CSE算法通过对组合逻辑表达式中所含因子最多的公共项优先消除,以简化逻辑表达式,从而有效地减少S-盒电路结构中的GF(2^4)域乘法逆电路和映射矩阵电路的面积和时延.结果表明,多因子CSE算法具有计算速度快,优化效率高的特点.优化后的S-盒组合逻辑电路采用0.18μmCMOS工艺,设计出的S-盒面积-延时积比目前最小面积和最短延时的S-盒组合逻辑电路分别减少了10.32%和19.64%. %K AES %K S-盒 %K 多因子CSE算法 %U http://www.ejournal.org.cn/CN/abstract/abstract7797.shtml