%0 Journal Article
%T 基于两层流水线结构的FIR滤波器设计
%A 王沁
%A 李占才
%A 齐悦
%J 电子学报
%P 367-369
%D 2005
%X 本文提出了一种基于两层流水线体系结构的FIR滤波器的实现方案(2HPFIR).采用比输入采样频率快几倍的内部时钟频率,实现了乘加器件的高度复用,进而缩减了芯片面积.根据滤波器的抽头数目N和内部时钟快于采样频率的倍数M,在二层流水线结构的抽头链中,加入N/M-1个抽头把运算分成N/M个组.在流水线结构的组内形成M个阶段,组间形成N/M个阶段.随着抽头数量的增长,此结构很容易扩展,且不会增加关键路径的延时.此方法可以灵活应用到其它类似的专用滤波器设计中.
%K 数字信号处理
%K FIR滤波器
%K 集成电路
%K 流水线
%K 乘累加器
%U http://www.ejournal.org.cn/CN/abstract/abstract3693.shtml