%0 Journal Article
%T 基于相位合成的时钟50%占空比调节电路设计
%A 何小威
%A 陈亮
%A 冀蓉
%A 李少青
%A 曾献君
%J 电子学报
%P 1572-1576
%D 2007
%X 本文介绍了采用纯数字相位合成法设计的高性能时钟50%占空比调节电路PB-DCC(Phase-BlendingDuty-CycleCorrector).相比于传统的占空比调节方式,此电路通过采用SMD(SynchronousMirrorDelay)技术具有较强的抗PVT(Process,VoltageandTemperature)变化的能力,输出时钟和原时钟完全同步和较快的调节速度等特点.经0.13μmCMOS工艺版图实现后HSPICE模拟表明,该占空比调节电路对占空比在10%~90%范围内的400MHz时钟能在4个周期内完成调节,输出时钟占空比为48%~52%.
%K 占空比调节
%K 相位合成
%K SMD技术
%K PVT
%K HSPICE模拟
%U http://www.ejournal.org.cn/CN/abstract/abstract1292.shtml