%0 Journal Article
%T 一种3D堆叠集成电路中间绑定测试时间优化方案
%A 常郝
%A 梁华国
%A 蒋翠云
%A 欧阳一鸣
%A 徐辉
%J 电子学报
%P 393-398
%D 2015
%R 10.3969/j.issn.0372-2112.2015.02.029
%X 中间绑定测试能够更早地检测出3D堆叠集成电路绑定过程引入的缺陷,但导致测试时间和测试功耗剧增.考虑测试TSV、测试管脚和测试功耗等约束条件,采用整数线性规划方法在不同的堆叠布局下优化中间绑定测试时间.与仅考虑绑定后测试不同,考虑中间绑定测试时,菱形结构和倒金字塔结构比金字塔结构测试时间分别减少4.39%和40.72%,测试TSV增加11.84%和52.24%,测试管脚减少10.87%和7.25%.在测试功耗约束下,金字塔结构的测试时间增加10.07%,而菱形结构和倒金字塔结构测试时间只增加4.34%和2.65%.实验结果表明,菱形结构和倒金字塔结构比金字塔结构更具优势.
%K 三维堆叠集成电路
%K 中间绑定测试
%K 硅通孔
%K 测试访问机制
%K 整数线性规划
%U http://www.ejournal.org.cn/CN/abstract/abstract8818.shtml