%0 Journal Article
%T USB2.0设备控制器IP核的Verilog HDL设计
%A 周芳
%A 吴宁
%J 南京师范大学学报(工程技术版)
%P 66-70
%D 2003
%X 介绍了一种设计USB20设备控制器IP核的方法.着重分析了UTMI接口、协议层、存储器接口、仲裁器及控制和状态寄存器等几个结构模块及其设计.使用上述方法在XilinxISE软件平台上,实现了USB20设备控制器IP核的VerilogHDL语言代码及其验证
%K USB
%K IP核
%K VerilogHDL
%U http://njsfdxgckj.paperonce.org/oa/DArticle.aspx?type=view&id=20030418