%0 Journal Article
%T 基于0.15微米SOI嵌入式DRAM技术的动态钳制电位DTMOS器件源极与漏极的优化设计(英文)
%A BurkeF
%A RambhatlaA
%A ZahurakJ
%A ParkeSA
%J 南京师范大学学报(工程技术版)
%P 63-65
%D 2003
%X 描述了用以进行n沟道动态电位DTMOS半导体器件源极/漏极载流子注入优化设计的实验结果,该器件制造采用了低成本0.15微米SOI和SOC(systemonchip,系统集成芯片)技术,同时也包含了高密度嵌入式DRAM技术.实验结果表明,本器件可用来作为嵌入式超低压模拟电路和射频前端电路的混合电路芯片,并与嵌入式DRAM核心技术一起,作为超低压、低成本SOC(系统集成芯片)使用
%K 动态钳制电位DTMOS器件
%K 嵌入式DRAM技术
%K 系统集成芯片
%U http://njsfdxgckj.paperonce.org/oa/DArticle.aspx?type=view&id=20030417