%0 Journal Article
%T 准循环LDPC码低存储量译码器设计与实现
%A 徐欢
%A 雷菁
%A 文磊
%J 重庆邮电大学学报(自然科学版)
%D 2010
%X 研究了准循环低密度奇偶校验(quasi-cycliclowdensityparitycheck,QC-LDPC)码及最小和译码算法，设计了合理的非均匀量化译码方案。充分利用准循环LDPC码校验矩阵的准循环结构特点，设计了一种低存储量准循环LDPC码的译码结构，详细描述各部分组成及功能。基于最小和译码算法及非均匀量化方案，给出了纠错性能的模拟测试结果。按照该译码结构在Xilinx公司的XC3S2000器件上实现了码长为9216、码率为1/2的准循环LDPC码译码器。FPGA（field-programmablegatearray）实现结果表明，与传统译码结构相比，该译码结构可节省约30%的存储空间，在性能与实现复杂度间取得了较好的平衡。
%K 准循环LDPC码
%K 归一化最小和算法
%K 现场可编程门阵列（FPGA）实现
%U http://journal.cqupt.edu.cn/jcuptnse/jcuptnse/ch/reader/view_abstract.aspx?file_no=20100615&flag=1