%0 Journal Article
%T 基于VHDL的有限状态机设计
%J 北京工业大学学报
%D 2005
%X 通过2种状态机的设计方法比较,说明使用VHDL语言设计出稳定、可靠的有限状态机的方法是有效的和实用的.由于两者对状态寄存器值的不同处理方法,使得状态机在采用不同编码方法时可靠性出现差异.针对此问题提出的状态机设计方法很好的解决了这个问题,保证采用常用编码方法进行状态机编码时,不管采用何种状态机的设计方法,状态机都会处于稳定、可靠状态.
%K 有限状态机
%K VHDL
%K 编码
%K 独热码
%U http://www.bjgd.cbpt.cnki.net/WKA/WebPublication/paperDigest.aspx?paperID=60CC20B3-A35E-4FB9-99EF-0CDE0065A0F4