%0 Journal Article
%T 新型全数字锁相环的逻辑电路设计
%A 徐健飞
%A 庞
%A 浩
%A 王赞基
%A 陈建业
%J 电网技术
%P 81-84
%D 2006
%X 设计出一种新型全数字锁相环(enhancedphase-lockloop，EPLL)的逻辑电路。该电路基于轨迹跟踪原理实现与交流基波成分的同步，其锁相速度快，精度高。同时，为兼顾锁相速度和稳定性的设计要求，提出调节EPLL动态参数的新方法，获得具有优化结构的全数字锁相逻辑电路。锁相跟踪实验验证了该锁相环技术的性能，证实了其在提取和分析谐波方面的有效性。
%K 全数字锁相环
%K 动态参数调节
%K 同步
%K 数字逻辑电路
%U http://www.dwjs.com.cn/CN/abstract/abstract21437.shtml