%0 Journal Article
%T 基于半动态电路的32位高性能加法器设计
%A 刘志哲
%A 仲顺安
%A 袁家芬
%J 北京理工大学学报
%D 2011
%X 描述了一种采用半动态电路的32位高性能加法器的设计.设计中改进了现有稀疏树结构中的输出进位逻辑,在此基础上,设计了一种容偏斜多米诺和静态电路相结合的半动态电路,以及相应的多个控制时钟的时序策略.根据几种不同的加法器负载驱动情况,分别设计出不同的电路尺寸.采用SMIC1.8V0.18μmCMOS工艺,在不同条件下的仿真结果表明,加法器电路取得了良好的性能.
%K 加法器
%K 稀疏树
%K 半动态电路
%K 多米诺
%U http://journal.bit.edu.cn/zr/ch/reader/view_abstract.aspx?file_no=20110215&flag=1