%0 Journal Article
%T 基于FPGA的卫星导航抗干扰处理器设计
%A 王达伟
%A 李加琪
%A 吴嗣亮
%A 王菊
%J 北京理工大学学报
%D 2014
%X 为在现场可编程门阵列（FPGA）内实现整个数字抗干扰系统的功能，需要复用片内资源，设计了一种复浮点处理器（complexfloatingpointprocessingunit，CFPU），简化了抗干扰算法在FPGA内实现的资源复用策略，使用了较少的硬件资源，解决了硬件资源紧张问题.仿真结果表明，当求解同一方程时，CFPU和TMS320C6713的单精度计算结果仅有微小差别，92MHz和176MHz的CFPU相对于200MHz工作频率的TMS320C6713分别有53.5和78.0倍的计算速度.室外实测抗干扰处理器有很好的抗干扰能力.
%K 卫星导航
%K 抗干扰
%K 复浮点处理器
%K 流水线
%U http://journal.bit.edu.cn/zr/ch/reader/view_abstract.aspx?file_no=20140316&flag=1