%0 Journal Article
%T 基于CPLD实现可扩展(I)FFT处理器的设计
%A 刘晓明
%A 熊东
%A 孙学
%A 鲁俊成
%J 重庆大学学报
%D 2005
%R 10.11835/j.issn.1000-582X.2005.03.019
%X 提出了基于CPLD(复杂可编程逻辑器件)实现傅立叶变换点数可灵活扩展的高速FFT处理器的结构设计以及各功能模块的算法实现,包括高组合数FFT算法的流水线实现结构、读/写RAM地址规律、补码实现短点数FFT阵列处理结构以及补码实现CORDIC(坐标旋转数字计算机)算法的流水线结构等,输入数据速率为20MHz时,1024点FFT运算时间约为50us.
%K 快速傅里叶变换
%K 坐标旋转数字计算机
%K 复杂可编程逻辑器件
%U http://qks.cqu.edu.cn/cqdxzrcn/ch/reader/view_abstract.aspx?file_no=200503101&flag=1