%0 Journal Article
%T RS码译码器的VLSI设计
%A 方立
%A 吕昕
%A 邓次平
%J 兵工学报
%P 422-425
%D 2002
%X ？本文主要研究RS码译码器的VLSI设计优化方法。分析RS码译码算法的原理，将适合计算机仿真计算的算法转换成适合硬件实现的结构，并对其进行优化。设计并实现在FPGA上可以工作在10MHz时钟频率下的单周期硬件译码器。
%K RS码译码器
%K 极高速集成电路硬件描述语言
%K 现场可编程逻辑阵列
%U http://118.145.16.231/jweb_bgxb/CN/abstract/abstract3200.shtml