%0 Journal Article
%T RTL级符号模拟系统
%A 况翔
%A 宋国新
%J 华东理工大学学报
%P 673-676
%D 2004
%X 给出了一组从VerilogHDL到可符号执行代码的转换规则，并且提出了ProcessQueue机制。通过运用符号模拟的方法和二叉决策图技术，给出了一个RTL级的符号模拟系统的实现方法。本系统能够有效地对RTL级Verilog算法进行符号模拟，并且支持带有时间延迟的If结构的符号模拟。
%K 二叉决策图
%K Verilog硬件描述语言
%K 符号模拟
%U http://journal.ecust.edu.cn/ch/reader/view_abstract.aspx?file_no=200406166&flag=1