%0 Journal Article
%T 基于CTGAL电路的并行前缀加减法器设计
%A 徐建
%A 汪鹏君
%J 华东理工大学学报
%D 2008
%X 通过对钟控传输门绝热逻辑（ClockedTransmissionGateAdiabaticLogic,CTGAL）电路和加法器电路的研究,提出了一种基于CTGAL电路的绝热并行前缀加减法器设计方案。对依据此方案设计的几种并行前缀加减法器进行计算机模拟、分析和比较,结果表明：Ladner-Fischer并行前缀加减法器更适合用CTGAL电路实现,且与利用PAL-2N（Pass-transistorAdiabaticLog-ic-2NMOS）电路设计的绝热并行前缀加减法器相比,该加减法器的每个周期平均节省能耗约56%。
%K CTGAL电路
%K 加减法器
%K 低功耗
%K 电路设计
%U http://journal.ecust.edu.cn/ch/reader/view_abstract.aspx?file_no=200805189&flag=1