%0 Journal Article
%T Ein 10 bit 10MS/s Low-Power AD-Converter in 0.11mm2
%A D. Muthers
%A R. Tielert
%J Advances in Radio Science : Kleinheubacher Berichte
%D 2004
%I Copernicus Publications
%X Ein 10 bit 10MS/s Analog-Digital- Wandler mit niedriger Leistungaufnahme von 8,4mW wurde implementiert. Der geringe Fl chenbedarf von 0,11mm2 macht diesen Wandler besonders geeignet f¡§ur Multikanalanwendungen. Um die Anforderungen von 10 bit, 10 MS/s m glichst effizient zu erf¨¹llen wurde eine zyklische Wandlerarchitektur gew hlt, die in einem 0,18¦Ìm-CMOSProzess mit MIM-Kondensatoren implementiert wurde. Der entworfene ADC wurde in 21 parallelen Kan len auf einem mixed-signal-Chip zusammen mit digitalen Filtern, vier RISC-CPUs und I/O-Schaltungen implementiert. A 10 bit 10MS/s Analog to Digital Converter, consuming a power of 8,4mW, has been implemented. Due to the small area of 0,11mm2 this ADC is highly suited for multichannel implementations. A cyclic converter architecture is best suited for this application, being implemented in a 0,18¦Ìm CMOS process with MIM-capacitors. The designed ADC was implemented in an array of 21 channels on a mixed signal chip together with digital filters, four RISC-CPUs and I/O circuitry.
%U http://www.adv-radio-sci.net/2/205/2004/ars-2-205-2004.pdf