%0 Journal Article
%T An IP Core Design for Reconfigurable Parameter High-Speed Reed-SolomonEncoder/Decoder on FPGA<br>基于FPGA自适应高速RS编译码器的IP核设计
%A 李云鹏
%A 王新梅
%A 谢显中
%J 重庆邮电大学学报(自然科学版)
%D 2003
%I 
%X 针对IP核设计方法讨论了一种可动态配置编码方案的高吞吐率RS编译码器<该编译码器采用Euclid 算法实现译码,编译码过程采用流水线结构提高速率。整个设计使用VHDL语言描述，并在Xilinx公司 的Virtex系列上实现验证。
%K Euclid算法
%K 有限域乘法
%K IP核
%K 流水线结构
%K VDHL语言
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=01BA20E8BA813E1908F3698710BBFEFEE816345F465FEBA5&cid=96E6E851B5104576C2DD9FC1FBCB69EF&jid=5C2694A2E5629ECD6B59D7B28C6937AD&aid=0C68BECCE01278DD&yid=D43C4A19B2EE3C0A&vid=23CCDDCD68FFCC2F&iid=CA4FD0336C81A37A&sid=C5154311167311FE&eid=D3E34374A0D77D7F&journal_id=1673-825X&journal_name=重庆邮电大学学报(自然科学版)&referenced_num=3&reference_num=7