%0 Journal Article
%T Design for testability of digital integrated circuits based on boundary scan technology<br>基于边界扫描技术的集成电路可测性设计
%A YANG Hong
%A XU Chao-qiang
%A HOU Hua-min
%A <br>杨虹
%A 徐超强
%A 侯华敏
%J 重庆邮电大学学报(自然科学版)
%D 2006
%I 
%X 随着集成电路规模的不断增大,芯片的可测性设计正变得越来越重要.研究了目前较常用的边界扫描测 试技术的原理.结构,并给出了边界扫描技术的应用.重点研究了基于边界扫描的外测试方式.即电路板上芯片间 连线的固定故障.开路和短路故障的测试,利用硬件描述语言-Verilog设计出TAP控制器,得到TAP状态机的仿 真结果.
%K 边界扫描
%K 数字集成电路
%K 可测性设计
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=01BA20E8BA813E1908F3698710BBFEFEE816345F465FEBA5&cid=96E6E851B5104576C2DD9FC1FBCB69EF&jid=5C2694A2E5629ECD6B59D7B28C6937AD&aid=C72DAA1AA6A8664A&yid=37904DC365DD7266&vid=13553B2D12F347E8&iid=B31275AF3241DB2D&sid=710C005323C0774A&eid=2A22E972FD97071B&journal_id=1673-825X&journal_name=重庆邮电大学学报(自然科学版)&referenced_num=1&reference_num=5