%0 Journal Article
%T Implementation of FPGA-based 8E1 time slot interchange digital switch IP core<br>基于FPGA的8E1时隙交换的数字交叉IP核的实现
%A ZHANG Song-wei
%A ZHANG Yun-lin
%A ZHANG Zhi-zhong
%A <br>张松炜
%A 张云麟
%A 张治中
%J 重庆邮电大学学报(自然科学版)
%D 2006
%I 
%X 提出了一种基于现场可编程门阵列（FPGA）的数字交叉IP核的设计方法。整个设计使用自顶而下的方 式，VerilogHDL进行描述，并给出了硬件的实现。仿真结果表明：该交叉IP核可以实现256×256无阻塞交 叉矩阵。此法简单，高效，非常适合中小规模的交叉矩阵实现。
%K IP核
%K 现场可编程门阵列
%K 时隙交换
%K 交叉矩阵
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=01BA20E8BA813E1908F3698710BBFEFEE816345F465FEBA5&cid=96E6E851B5104576C2DD9FC1FBCB69EF&jid=5C2694A2E5629ECD6B59D7B28C6937AD&aid=298F828A2DFD4A64&yid=37904DC365DD7266&vid=13553B2D12F347E8&iid=0B39A22176CE99FB&sid=2BA123C6EB9D54C2&eid=1E41DF9426604740&journal_id=1673-825X&journal_name=重庆邮电大学学报(自然科学版)&referenced_num=1&reference_num=8