%0 Journal Article
%T Implementation of Regular Expression Compiler Based on Verilog<br>基于Verilog 的正则表达式编译器的实现
%A DENG Kai-Yuan
%A <br>邓凯元
%J 计算机系统应用
%D 2012
%I 
%X 随着网络带宽的快速增长,正则表达式匹配逐渐成为网络数据处理系统的性能瓶颈。为了获得更高的匹配效率,基于FPGA的正则表达式匹配引擎成为近年来的研究热点之一,而将正则表达式高效的转换成硬件描述语言是其中的关键技术。首先分析了正则表达式转换为硬件电路的算法,然后在此算法基础上实现了一个编译器。最后在Modelsim平台上进行了仿真,仿真结果证明了编译器的正确性。
%K regular expression
%K FPGA
%K pattern matching
%K Verilog<br>正则表达式
%K FPGA
%K 模式匹配
%K Verilog
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=8240383F08CE46C8B05036380D75B607&jid=D4F6864C950C88FFCE5B6C948A639E39&aid=6490A3A6E5E7C9816DFECCA58E4284AC&yid=99E9153A83D4CB11&vid=659D3B06EBF534A7&iid=0B39A22176CE99FB&sid=F8035C8B7D8A4264&eid=E1D946F217E3B046&journal_id=1003-3254&journal_name=计算机系统应用&referenced_num=0&reference_num=7