%0 Journal Article
%T Design of multiplier based on instruction set of ARMv4T architecture<br>基于ARMv4T架构指令集的乘法器设计*
%A CHEN Hai-min
%A LI Zheng
%A YANG Xian-wen
%A <br>陈海民
%A 李峥
%A 杨先文
%J 计算机应用研究
%D 2011
%I 
%X 针对硬件IP核的速度和面积两大性能指标，提出了基于可变执行周期的多周期乘法器设计思想，设计出一款适用于32位嵌入式微处理器的乘法器模块。该乘法器兼容ARMv4T架构的所有乘法指令，同时引入字节判断机制，可以根据操作数的特点在25个周期内执行完毕。采用Radix-4 Booth编码，只需两级压缩树进行部分积压缩。乘加运算的基址寄存器数据作为部分积进入压缩树，节约了一个单独的执行周期。实验结果表明，该设计占用芯片资源少，且结构简单高效。
%K ARMv4T architecture
%K multiplier
%K adjustable execution cycle
%K Radix-4 Booth encoding
%K 4-2 compress octree<br>ARMv4T架构
%K 乘法器
%K 可变执行周期
%K Radix-4
%K Booth编码
%K 4-2压缩树
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=8240383F08CE46C8B05036380D75B607&jid=A9D9BE08CDC44144BE8B5685705D3AED&aid=96DB5D6A0D7CFE99DC5CA5F645794B1D&yid=9377ED8094509821&vid=D3E34374A0D77D7F&iid=0B39A22176CE99FB&sid=CD26609C367AC9C8&eid=4081E94A71AB3C30&journal_id=1001-3695&journal_name=计算机应用研究&referenced_num=0&reference_num=9