%0 Journal Article
%T A 6.25 Gbps CMOS 10 B/8 B decoder with pipelined architecture<br>一种基于流水线结构的6.25Gbps CMOS 10B/8B解码器
%A Zhang Xiaowei
%A Hu Qingsheng
%A <br>张小伟
%A 胡庆生
%J 半导体学报
%D 2011
%I 
%X 8B/10B编码可以提供直流平衡的数据流和足够的0,1翻转以便于时钟恢复，因而目前广泛应用于各种领域。传统的10B/8B解码器设计中，直接根据逻辑表达式利用纯组合逻辑进行解码，这大大地限制了解码器的运行速率。本文提出了一种流水线结构的10B/8B解码器，它有更短的关键路径长度和更高的运行速率。根据这种流水线结构，采用TSMC 0.18um CMOS工艺进行电路设计并流片，版图面积为375um*375um。流片后的测试结果表明此解码器功能正确，速度可达到6.25Gbps，此时1.8V电源电压下，总功耗21.6mW，眼图中峰峰抖动177.8ps。
%K SerDes
%K 10 B/8 B decoder
%K pipelined
%K high-speed<br>串行/解串器
%K 10B/8B解码器
%K 流水线
%K 高速
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=786307CB160BCFD2EF4AEC78DAD81261&yid=9377ED8094509821&vid=9971A5E270697F23&iid=E158A972A605785F&sid=E690A3AB3377CBAB&eid=E158A972A605785F&journal_id=1674-4926&journal_name=半导体学报&referenced_num=0&reference_num=0