%0 Journal Article
%T Fast-Lock Low-Jitter PLL with a Simple Phase-Frequency Detector<br>一个简单鉴频鉴相器结构实现的快速锁定低抖动锁相环
%A Chen Yingmei
%A Wang Zhigong
%A Zhang Li
%A <br>陈莹梅
%A 王志功
%A 章丽
%J 半导体学报
%D 2008
%I 
%X 用简单的鉴频鉴相器结构实现了一个快锁定低抖动的锁相环.鉴频鉴相器仅仅由两个异或门组成,它可以同时获得低抖动和快锁定的性能.锁相环中的电压控制振荡器由四级环形振荡器来实现,每级单元电路工作在相同的频率,并提供45°的相移.芯片用0.18μm CMOS工艺来实现.PLL输出的中心频率为5GHz,在偏离中心频率500kHz处,测量的相位噪声为-102.6dBc/Hz.锁相环的捕获范围为280MHz,RMS抖动为2.06ps.电源电压为1.8V时,功耗仅为21.6mW(不包括输出缓冲).
%K phase locked loop
%K phase-frequency detector
%K voltage-controlled oscillator
%K jitter
%K locking time<br>锁相环
%K 鉴频鉴相器
%K 电压控制振荡器
%K 抖动
%K 锁定时间
%K phase
%K locked
%K loop
%K phase-frequency
%K detector
%K voltage-controlled
%K oscillator
%K jitter
%K locking
%K time
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=5DCAC8E0F523E84CD6DA038DDF082DA0&yid=67289AFF6305E306&vid=771469D9D58C34FF&iid=CA4FD0336C81A37A&sid=7E8E8B150580E4AB&eid=08805F9252973BA4&journal_id=1674-4926&journal_name=半导体学报&referenced_num=0&reference_num=16