%0 Journal Article
%T A low on-resistance SOI LDMOS using a trench gate and a recessed drain<br>A Low On-Resistance SOI LDMOS using a Trench Gate and a Recessed Drain Ge Rui(葛锐), Luo Xiaorong(罗小蓉)?, Jiang Yongheng(蒋永恒), Zhou Kun(周坤),
%A Ge Rui
%A Luo Xiaorong
%A Jiang Yongheng
%A Zhou Kun
%A Wang Pei
%A Wang Qi
%A Wang Yuangang
%A Zhang Bo
%A Li Zhaoji
%A <br>葛锐
%A 罗小蓉
%A 蒋永恒
%A 周坤
%A 王沛
%A 王琦
%A 王元刚
%A 张波
%A 李肇基
%J 半导体学报
%D 2012
%I 
%X 本文提出了一种超低比导通电阻(Ron,sp) SOI槽栅凹漏MOSFET(TGRD MOSFET)。正向导通时,槽栅和凹漏的结构增加了导电区域,缩短了电流流经的路径,从而降低了比导通电阻。并且此结构中采用了RESURF结构提高了漂移区浓度,进一步降低了比导通电阻。当TGRD MOSFET的半个元胞尺寸为6.5μm时,它的击穿电压为97V,Ron,sp为0.985mΩ.cm2。与SOI槽栅MOSFET(TG MOSFET)和常规MOSFET(Conventional MOSFET)相比,在相同的BV下,TGRD MOSFET的Ron,sp分别地降低了46%和83%。或者在相同的Ron,sp下,与SOI槽栅槽漏MOSFET(TGTD MOSFET)相比, BV提高了37%。
%K trench
%K gate
%K recessed
%K drain
%K on-resistance
%K breakdown
%K voltage<br>LDMOS
%K 导通电阻
%K SOI
%K 槽栅
%K MOSFET
%K 绝缘体上硅
%K 电场分布
%K 击穿电压
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=6054DFDC987AA8B265B8A9A00A8FF1B9&yid=99E9153A83D4CB11&vid=27746BCEEE58E9DC&iid=DF92D298D3FF1E6E&sid=8B4B488765E5964A&eid=E158A972A605785F&journal_id=1674-4926&journal_name=半导体学报&referenced_num=0&reference_num=11