%0 Journal Article
%T 2.5Gb/s/ch 0.18μm CMOS Data Recovery Circuit<br>2.5Gb/s/ch 0.18μm CMOS数据恢复电路
%A Liu Yongwang
%A Wang Zhigong
%A Li Wei
%A <br>刘永旺
%A 王志功
%A 李伟
%J 半导体学报
%D 2007
%I 
%X 设计了一个应用于SFI-5接口的2.5Gb/s/ch数据恢复电路.应用一个延迟锁相环,将数据的眼图中心调整为与参考时钟的上升沿对准,因而同步了并行恢复数据,并降低了误码率.采用TSMC标准的0.18μm CMOS工艺制作了一个单通道的2.5Gb/s/ch数据恢复电路,其面积为0.46mm^2.输入231-1伪随机序列,恢复出2.5Gb/s数据的均方抖动为3.3ps.在误码率为10-12的条件下,电路的灵敏度小于20mV.
%K data recovery
%K delay locked loop
%K bit-synchronization<br>数据恢复
%K 延迟锁相环
%K 位同步
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=265F5B2F08BAD40F&yid=A732AF04DDA03BB3&vid=D3E34374A0D77D7F&iid=94C357A881DFC066&sid=15F713CDE16A589C&eid=08B2E838F29A693A&journal_id=1674-4926&journal_name=半导体学报&referenced_num=0&reference_num=7