%0 Journal Article
%T A low leakage power-rail ESD detection circuit with a modified RC network for a 90-nm CMOS process<br>90纳米CMOS工艺下带改进RC网络的电源轨静电泄放箝位电路
%A Yang Zhaonian
%A Liu Hongxia
%A Wang Shulong
%A <br>杨兆年
%A 刘红侠
%A 王树龙
%J 半导体学报
%D 2013
%I 
%X 纳米CMOS工艺下的集成电路面临更加严重的栅极可靠性问题，比如静电放电损伤。RC触发的SCR由于其较好的触发效率和泄放能力而被广泛研究。然而，传统RC网络里的MOS电容带来的大的栅极漏电是不希望的。本文提出一种90纳米工艺下带改进RC网络的ESD箝位电路。该电路在25 °C时的漏电流降低至4.6nA。在ESD情况下，SCR的P衬底被注入38.7mA的触发电流，SCR被打开并泄放ESD能量。该电路使用的电容仅为4.2 μm2。仿真结果显示与以往电路相比，本文提出的电路在获得同样触发效率的情况下，节省功耗和版图面积。
%K clamp circuit
%K electrostatic discharge
%K leakage current
%K RC network<br>箝位电路
%K 静电泄放
%K 漏电流
%K RC网络
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=DFEDDF274BE1BF800AA5DD9B1ED48CC9&yid=FF7AA908D58E97FA&vid=339D79302DF62549&iid=E158A972A605785F&sid=A5E658293043BCF6&eid=94C357A881DFC066&journal_id=1674-4926&journal_name=半导体学报&referenced_num=0&reference_num=15