%0 Journal Article
%T A Clock and Data Recovery Circuit Based on DVI<br>基于DVI的时钟数据恢复电路设计
%A Xiao Jian
%A Chen Guican
%A Zhang Fujia
%A Wang Yongshun
%A <br>肖剑
%A 陈贵灿
%A 张福甲
%A 王永顺
%J 半导体学报
%D 2008
%I 
%X 设计了一种实现DVI(digital visual interface)数字视频信号接收器的新型时钟数据恢复电路.通过在过采样电路和数字锁相环之间增加弹性缓冲电路,在实现10bit数据恢复的同时,使采样时钟频率减小为数据频率的2.5倍,DPLL同时对10bit并行的数据进行相位检测判断,提高了判断的正确率,使数据传输的误码率得到改善.采用SMIC0.18μm CMOS工艺流片,测试结果表明,输入三路并行的1.65Gbps/ch UXGA格式像素数据和传输电缆长度2m条件下,输出系统时钟信号最大抖动峰.峰值为183ps,均方值为24ps,满足DVI规范要求.
%K DVI
%K clock and data recovery
%K over-sampler
%K DPLL<br>DVI
%K 时钟数据恢复
%K 过采样
%K DPLL
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=7292CB1F2A437370F865BCF8A4EDADB4&yid=67289AFF6305E306&vid=771469D9D58C34FF&iid=DF92D298D3FF1E6E&sid=656BC79BFC7F0F4B&eid=ED51333671C94F12&journal_id=1674-4926&journal_name=半导体学报&referenced_num=0&reference_num=8