%0 Journal Article
%T 2.5Gb/s 0.18μm CMOS Clock and Data Recovery Circuit<br>2.5Gb/s 0.18μm CMOS时钟数据恢复电路
%A Liu Yongwang
%A Wang Zhigong
%A Li Wei
%A <br>刘永旺
%A 王志功
%A 李伟
%J 半导体学报
%D 2007
%I 
%X 采用TSMC公司标准的0．18μm CMOS工艺，设计并实现了一个全集成的2．5Gb／s时钟数据恢复电路．时钟恢复由一个锁相环实现．通过使用一个动态的鉴频鉴相器，优化了相位噪声性能．恢复出2．5GHz时钟信号的均方抖动为2．4ps，单边带相位噪声在10kHz频偏处为-111dBc／Hz．恢复出2．5Gb／s数据的均方抖动为3．3ps．芯片的功耗仅为120mW．
%K clock recovery
%K data recovery
%K phase locked loop
%K dynamic phase and frequency detector<br>时钟恢复
%K 数据恢复
%K 锁相环
%K 动态鉴频鉴相器
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=DA4CBAABAB2960D7&yid=A732AF04DDA03BB3&vid=D3E34374A0D77D7F&iid=E158A972A605785F&sid=FD207D3C5E9776FA&eid=1918ADDC93A85779&journal_id=1674-4926&journal_name=半导体学报&referenced_num=0&reference_num=8