%0 Journal Article
%T A 12-bit 40 MS/s pipelined ADC with over 80 dB SFDR<br>一个SFDR性能超过80dB的12-bit 40MS/s流水线模数转换器
%A Wei Qi
%A Yin Xiumei
%A Han Dandan
%A Yang Huazhong
%A <br>魏琦
%A 殷秀梅
%A 韩丹丹
%A 杨华中
%J 半导体学报
%D 2010
%I 
%X 摘要：本文介绍了一个以高无杂散动态范围(SFDR)和低功耗为优化目标，不需要校正的12-bit，40MS/s流水线模数转换器(ADC)。以4.9MHz正弦输入信号测试表明，本ADC微分非线性(DNL)的最大值为0.78LSB，积分非线性(INL)的最大值为1.32LSB，信噪失真比(SNDR)为66.32dB，SFDR为83.38dB。电路采用 0.18-um 1P6M CMOS工艺实现，整体芯片面积3.1mm×2.1mm，电源电压1.8V，功耗102mW。
%K analog-to-digital converter
%K pipeline
%K spurious free dynamic range<br>模数转换器，流水线，无杂散动态范围
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=D711AA07464764972AF472E781F8AB47&yid=140ECF96957D60B2&vid=4AD960B5AD2D111A&iid=0B39A22176CE99FB&sid=8812F4FAFEA4B438&eid=94C357A881DFC066&journal_id=1674-4926&journal_name=半导体学报&referenced_num=0&reference_num=0