%0 Journal Article
%T CMOS Implementation of an RF PLL Synthesizer for Use in RFID Systems<br>一种900MHz RFID读卡器中的高性能CMOS频率综合器
%A Xie Weifu
%A Li Yongming
%A Zhang Chun
%A Wang Zhihua
%A <br>谢维夫
%A 李永明
%A 张春
%A 王志华
%J 半导体学报
%D 2008
%I 
%X 实现了一个应用于RFID系统的低功耗、低噪声的锁相环频率综合器.该频率综合器采用UMC 0.18μm CMOS工艺实现,输入时钟为13MHz,经测试验证输出频率为718～915MHz,相位噪声为-124dBc/1MHz,-101.13dBc/100kHz,频率分辨率为200kHz,功耗为54mW.
%K RFID
%K CMOS<br>锁相环
%K 频率综合器
%K 射频
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=1E0A435873EE97869548F67B75267762&yid=67289AFF6305E306&vid=771469D9D58C34FF&iid=5D311CA918CA9A03&sid=2C0CC79052581771&eid=D5BC5BD8C68CDE3A&journal_id=1674-4926&journal_name=半导体学报&referenced_num=0&reference_num=15