%0 Journal Article
%T Effect of a gate buffer layer on the performance of a 4H-SiC Schottky barrier field-effect transistor<br>栅缓冲层对4H碳化硅肖特基势垒场效应晶体管性能的影响
%A Zhang Xianjun
%A Yang Yintang
%A Chai Changchun
%A Duan Baoxing
%A Song Kun
%A Chen Bin
%A <br>张现军
%A 杨银堂
%A 柴常春
%A 段宝兴
%A 宋坤
%A 陈斌
%J 半导体学报
%D 2012
%I 
%X 通过在栅极和沟道层间插入一层低掺杂的缓冲层研究了其对肖特基势垒场效应晶体管性能的影响。通过求解一维和二维泊松方程，得到了电流和小信号参数与缓冲层厚度和浓度的依赖关系。当缓冲层厚度为0.15μm时，计算了器件的直流和交流特性；同时仿真了器件的击穿特性。结果表明，电流随缓冲层厚度增加；击穿电压由125V增加到160V；截止频率由20GHz增加到27GHz。
%K 4H-SiC
%K Schottky barrier field-effect transistor
%K Poisson's equation<br>4H-SiC
%K 场效应晶体管
%K 肖特基势垒
%K 缓冲层
%K 栅极
%K 性能
%K MESFET
%K 漏极电流
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=6054DFDC987AA8B23BB7C7F5FE9B71BD&yid=99E9153A83D4CB11&vid=27746BCEEE58E9DC&iid=DF92D298D3FF1E6E&sid=5CF68C375B393257&eid=94C357A881DFC066&journal_id=1674-4926&journal_name=半导体学报&referenced_num=0&reference_num=9