%0 Journal Article
%T A dual VCDL DLL based gate driver for zero-voltage-switching DC--DC converter<br>一种基于双链延迟锁相环的实现DC-DC的零电压开关转换的栅驱动电路
%A Tian Xin
%A Liu Xiangxin
%A Li Wenhong
%A <br>田鑫
%A 刘祥昕
%A 李文宏
%J 半导体学报
%D 2010
%I 
%X 本文陈述了一种基于双链延迟锁相环的实现DC-DC的零电压开关转换的功率管栅驱动电路。它使用两压控延迟链的延迟差作为死区时间，实现了高精度的零电压开关转换，并具有良好的线性度和较低的功耗。设计采用CSM 2P4M 0.35μm CMOS工艺，在输入电压3.3V，输出电压1.3V和4MHz开关频率下测试，在100mA到600mA负载电流范围内，为DC-DC提升效率2%到4%
%K voltage-control-delay-line
%K delay-lock-loop
%K delay-unit
%K zero-voltage-switching
%K pseudo-current-control-inverter<br>压控延迟链，延迟锁相环，延迟单元，零电压开关转换，伪电流控制反相器
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=6D7E479E408B199812F7743E49D5839C&yid=140ECF96957D60B2&vid=4AD960B5AD2D111A&iid=DF92D298D3FF1E6E&sid=65E24EE1B513D919&eid=DF92D298D3FF1E6E&journal_id=1674-4926&journal_name=半导体学报&referenced_num=0&reference_num=0