%0 Journal Article
%T A Low-Power Super-Performance Four-Way Set-Associative CMOS Cache Memory<br>一种低功耗的高性能四路组相联CMOS高速缓冲存储器(英文)
%A Sun Hui
%A Li Wenhong
%A ZHANG QianLing
%A <br>孙慧
%A 李文宏
%A 章倩苓
%J 半导体学报
%D 2004
%I 
%X 采用0 .1 8μm/ 1 .8V1 P6 M数字CMOS工艺设计并实现了一种用于高性能32位RISC微处理器的6 4 kb四路组相联片上高速缓冲存储器(cache) .当采用串行访问方式时,该四路组相联cache的功耗比采用传统并行访问方式在cache命中时降低2 6 % ,在cache失效时降低35 % .该cache的设计中还采用了高速电路模块如高速电流灵敏放大器和分裂式动态tag比较器等来提高电路工作速度.电路仿真结果显示cache命中时从时钟输入到数据输出的延时为2 .7ns
%K cache
%K set-associative
%K sequential access
%K parallel access
%K current-mode sense amplifier
%K comparator<br>高速缓冲存储器
%K 组相联
%K 顺序访问方式
%K 并行访问方式
%K 电流灵敏放大器
%K 比较器
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=21BBAE3AE08C19A9&yid=D0E58B75BFD8E51C&vid=C5154311167311FE&iid=E158A972A605785F&sid=2E41258BCB9A7DB2&eid=23410D0BDB501DF5&journal_id=1674-4926&journal_name=半导体学报&referenced_num=4&reference_num=10