%0 Journal Article
%T Unified Degradation Model in Low Gate Voltage Range DuringHotCarrier Stressing of pMOS Transistors<br>热载流子应力下p-MOSFETs在低栅电压范围的统一退化模型(英文)
%A Abstract
%A <br>胡靖
%A 穆甫臣
%A 许铭真
%A 谭长华
%J 半导体学报
%D 2002
%I 
%X 研究了低栅电压范围的热载流子统一退化模型 .发现对于厚氧化层的 p- MOSFETs主要退化机制随应力电压变化而变化 ,随着栅电压降低 ,退化机制由氧化层俘获向界面态产生转变 ,而薄氧化层没有这种情况 ,始终是界面态产生 ;此外退化因子与应力电压成线性关系 .最后得出了不同厚度的 p- MOSFETs的统一退化模型 ,对于厚氧化层 ,退化由电子流量和栅电流的乘积决定 ,对于薄氧化层 ,退化由电子流量决定
%K hot carrier effects
%K p
%K MOSFET
%K degradation model
%K electron fluence<br>热载流子效应
%K p-MOSFET
%K 退化模型
%K 电子流量
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=35EC3E38E7CEB818&yid=C3ACC247184A22C1&vid=EA389574707BDED3&iid=0B39A22176CE99FB&sid=2F56B21F91C9B05B&eid=B47A0E731AF43EB2&journal_id=1674-4926&journal_name=半导体学报&referenced_num=0&reference_num=8