%0 Journal Article
%T A 1.5 V 7.656 GHz PLL with I/Q outputs for a UWB synthesizer<br>适用于超宽带频率综合器的1.5 V 7.656 GHz正交输出锁相环
%A Chen Pufeng
%A Zhang Haiying
%A Ye Tianchun
%A <br>陈普锋
%A 张海英
%A 叶甜春
%J 半导体学报
%D 2010
%I 
%X 本论文实现了频率为7.656GHz全集成正交输出CMOS锁相环。该锁相环可以用作MB-OFDM超宽带频率综合器的一个基本模块。为了使环路快速稳定，该锁相环采用整数型结构，指定输入参考频率为66MHz，并且采用了一个宽带的正交压控振荡器，把两个交叉耦合LC压控振荡器通过底部串联耦合来产生正交载波。在0.18微米CMOS工艺和1.5V电源电压下，该锁相环消耗电流16mA（包含驱动电路），测得相位噪声在1MHz频偏处为-109 dBc/Hz。其中测得正交压控振荡器的频率调谐范围为6.95GHz至8.73GHz。整个芯片的核心面积为1×0.5mm2。
%K 7
%K 656-GHz
%K frequency synthesizer
%K PLL
%K MB-OFDM
%K CMOS<br>7.656-GHz
%K 频率综合器
%K 锁相环
%K 多频带正交频分复用
%K CMOS
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=F4217602E3B43D63FE67E0B5ADCB519B&yid=140ECF96957D60B2&vid=4AD960B5AD2D111A&iid=B31275AF3241DB2D&sid=52ED053E9A589DE5&eid=94C357A881DFC066&journal_id=1674-4926&journal_name=半导体学报&referenced_num=0&reference_num=13