%0 Journal Article
%T A High Linearity,13bit Pipelined CMOS ADC<br>一个高线性13位流水线CMOS A/D转换器
%A Li Fule
%A Duan Jingbo
%A Wang Zhihua
%A <br>李福乐
%A 段静波
%A 王志华
%J 半导体学报
%D 2008
%I 
%X 介绍了一个采用多种电路设计技术来实现高线性13位流水线A/D转换器.这些设计技术包括采用无源电容误差平均来校准电容失配误差、增益增强(gain-boosting)运放来降低有限增益误差和增益非线性,自举(bootstrapping)开关来减小开关导通电阻的非线性以及抗干扰设计来减弱来自数字供电的噪声.电路采用0.18μm CMOS工艺实现,包括焊盘在内的面积为3.2mm2.在2.5MHz采样时钟和2.4MHz输入信号下测试,得到的微分非线性为-0.18/0.15LSB,积分非线性为-0.35/0.5LSB,信号与噪声加失真比(SNDR)为75.7dB,无杂散动态范围(SFDR)为90.5dBc;在5MHz采样时钟和2.4MHz输入信号下测试,得到的SNDR和SFDR分别为73.7dB和83.9dBc.所有测试均在2.7V电源下进行,对应于采样率为2.5MS/s和5Ms/s的功耗(包括焊盘驱动电路)分别为21mW和34mW.
%K analog-to-digital converter
%K high linearity
%K capacitor error-averaging
%K gain-boosting
%K bootstrapping switch
%K anti-disturb<br>模数转换器
%K 高线性
%K 电容误差平均
%K 增益增强
%K 自举开关
%K 抗干扰
%K analog-to-digital
%K converter
%K high
%K linearity
%K capacitor
%K error-averaging
%K gain-boosting
%K bootstrapping
%K switch
%K anti-disturb
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=56B11944CB0C516DE557C4CBCFB0B04B&yid=67289AFF6305E306&vid=771469D9D58C34FF&iid=38B194292C032A66&sid=CEFA535D01173730&eid=3054A11AD1D7E34A&journal_id=1674-4926&journal_name=半导体学报&referenced_num=0&reference_num=6