%0 Journal Article
%T A Low Jitter Design of Ring Oscillators in 1.25GHz Serdes<br>用于1.25GHz Serdes的低时钟抖动的环振的设计
%A Xiao Lei
%A Liu Wei
%A Yang Lianxing
%A <br>肖磊
%A 刘玮
%A 杨莲兴
%J 半导体学报
%D 2008
%I 
%X 设计了一种新的用于电压控制振荡器的延迟单元,并与源级耦合差分延时单元的时钟抖动进行了比较.提出了基于低时钟抖动的锁相环环路参数的优化技术.在0.35μm CMOS工艺下进行1.25GHz Serdes流片,测试表明数据率为1.25GHz的高速串联输出的随机抖动均方根为2.3ps(归一化为0.0015UI),随机抖动标准偏差为0.0035UI.在1111100000的数据输出时相位噪声为-120dBc/Hz@100kHz.
%K Serdes
%K voltage controlled ring oscillator
%K low jitter<br>低时钟抖动
%K 环振
%K 电源噪声抑制
%K 串并.并串转换
%K Serdes
%K voltage
%K controlled
%K ring
%K oscillator
%K low
%K jitter
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=63B5ACBF465955527A87E5A460E9E80F&yid=67289AFF6305E306&vid=771469D9D58C34FF&iid=38B194292C032A66&sid=D397660E39E3E461&eid=C4490A71BEB872FA&journal_id=1674-4926&journal_name=半导体学报&referenced_num=0&reference_num=16