%0 Journal Article
%T 一种 65纳米 CMOS 10–20 Gb/s PAM2-4接收和发送端
%A 高茁
%A 杨祎
%A 钟石强
%A 杨旭
%A 黄令仪
%A 胡伟武
%J 半导体学报
%D 2009
%I 
%X 本文提出了65纳米CMOS工艺下的一种 10Gb/s PAM2, 20Gb/s PAM4高速低功耗的有线电互连发送和接收端。发送端面积为430μm × 240μm，功耗为 50.56mW。通过集成可编程的 5阶预加重均衡器，发送端可以在宽范围区间内补偿各种不同的信道损失，并且针对信道特点的不同采用相应的发送电压幅度从而降低信号发送功耗。接收端均衡器面积为146μm × 186μm，功耗为5.3mW。
%K 串行互连
%K 脉冲幅度调制
%K 均衡器
%K 预加重
%K 连续时间线性均衡器
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=25FC91DD1CCC35BEEA4E6F18F091B06C&yid=DE12191FBD62783C&vid=340AC2BF8E7AB4FD&iid=CA4FD0336C81A37A&sid=053CF5B83DF02871&eid=94C357A881DFC066&journal_id=1674-4926&journal_name=半导体学报&referenced_num=0&reference_num=0