%0 Journal Article
%T Strained Si Channel Heterojunction pMOSFET Using 400℃ LT-Si Technology<br>应用400℃低温Si技术制备应变Si沟道pMOSFET(英文)
%A Mei Dinglei
%A <br>梅丁蕾
%A 杨谟华
%A 李竞春
%A 于奇
%A 张静
%A 徐婉静
%A 谭开洲
%J 半导体学报
%D 2004
%I 
%X 在利用分子束外延方法制备Si Ge p MOSFET中引入了低温Si技术.通过在Si缓冲层和Si Ge层之间加入低温Si层,提高了Si Ge层的弛豫度.当Ge主分为2 0 %时,利用低温Si技术生长的弛豫Si1 - x Gex 层的厚度由UHVCVD制备所需的数微米降至4 0 0 nm以内,AFM测试表明其表面均方粗糙度(RMS)小于1.0 2 nm.器件测试表明,与相同制备过程的体硅p MOSFET相比,空穴迁移率最大提高了2 5 % .
%K SiGe
%K low-temperature Si
%K strain relaxation
%K threadi ng dislocation<br>锗硅
%K 低温硅
%K 弛豫
%K 线位错
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=557860FA5A79ECF0&yid=D0E58B75BFD8E51C&vid=C5154311167311FE&iid=F3090AE9B60B7ED1&sid=EC37857E7CB2811A&eid=7DA67D178F3C9099&journal_id=1674-4926&journal_name=半导体学报&referenced_num=0&reference_num=8