%0 Journal Article %T 功耗和时延双重驱动的VLSI布局算法 %A 孔天明 %A 洪先龙 %A 乔长阁 %J 半导体学报 %D 1998 %I %X 针对超大规模的门阵列和标准单元电路,本文提出一种功耗和时延双重驱动的VLSI布局算法.以往发表的布局算法中,很少能够同时处理功耗和时延的双重约束.在以往的时延驱动布局算法中,仅有一个算法[3]能够处理超大规模的电路;该算法尚存在以下问题:1)其基本思想只能处理组合电路;2)延迟模型过于简单,因而不适合深亚微米工艺;3)该算法不是基于全路径的.我们的算法克服了这些问题,能够精确地控制最长路径延迟,同时保证优秀的布局质量和功耗的均匀分布.而且,对于超大规模的电路,我们的算法是同类算法中最快的. %K VLSI %K 超大规模 %K 集成电路 %U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=1D8B88FE4FEA5E66&yid=8CAA3A429E3EA654&vid=2A8D03AD8076A2E3&iid=CA4FD0336C81A37A&sid=318E4CC20AED4940&eid=BFE7933E5EEA150D&journal_id=1674-4926&journal_name=半导体学报&referenced_num=3&reference_num=2