%0 Journal Article
%T Design of a 32-Bit CMOS Fix Floating Point Multiplier<br>32位定/浮点乘法器设计
%A YU Dun- shan
%A SHEN Xu- bang
%A <br>于敦山
%A 沈绪榜
%J 半导体学报
%D 2001
%I 
%X 针对 Wallace树连接线复杂度高 ,版图实现比较困难的缺点 ,提出了一种新的加法器阵列结构 .这种结构在规则性和连接复杂度方面优于 ZM树和 OS树 .同时提出一种新的 CL A加法器结构以提高乘法器的性能 .乘法器采用 1.5μm CMOS工艺实现 ,完成一次定点与浮点乘法操作的时间分别是 5 6 ns和 76 ns
%K multiplier
%K floating point
%K fixed point<br>乘法器
%K 浮点
%K 定点
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=DFA1FD24F4B24692&yid=14E7EF987E4155E6&vid=BC12EA701C895178&iid=CA4FD0336C81A37A&sid=C753EB8AC8F551B9&eid=C36EC077A8A90308&journal_id=1674-4926&journal_name=半导体学报&referenced_num=22&reference_num=6